DERWENT-ACC-NO:

1995-071916

DERWENT-WEEK:

199510

COPYRIGHT 2005 DERWENT INFORMATION LTD

TITLE:

Flip chip connection of semiconductor package

- involves

forming solder bump for mother-board connection

to under

surface of PCB which equips IC chip connected

to upper

side by flip chip

PATENT-ASSIGNEE: CITIZEN WATCH CO LTD[CITL]

PRIORITY-DATA: 1993JP-0154601 (June 2, 1993)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

PAGES

MAIN-IPC

JP 06349893 A December 22, 1994 N/A

005 H01L 021/60

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE

JP/06349893A N/A 1993JP-0154601

June 2, 1993

INT-CL (IPC): H01L021/321, H01L021/52, H01L021/56, H01L021/60, H01L023/28, H01L023/29, H01L023/31

ABSTRACTED-PUB-NO: JP 06349893A

BASIC-ABSTRACT:

The <u>semiconductor</u> package consists of $\underline{IC chip}$ (3) bonded to the \underline{upper} side of

 \underline{PCB} (1) by means of $\underline{flip\ chip}$ (4). Resin sealing of the IC ship is carried out

by sealing resin (5) to the sides of chip.

Solder balls (6) of a fusing point lower than the flip chip are arranged to the

under surface of melt the flip chip. Solder bump (7) is thus formed for a

motherboard connection.

ADVANTAGE - Avoids wire bonding and reduces package size. Improves hear

dissipation efficiency and electrical property. Reduces cost of production.

CHOSEN-DRAWING: Dwg.1/4

TITLE-TERMS: FLIP CHIP CONNECT SEMICONDUCTOR PACKAGE FORMING SOLDER BUMP MOTHER

BOARD CONNECT SURFACE PCB IC CHIP CONNECT UPPER SIDE FLIP CHIP

DERWENT-CLASS: A85 L03 U11

CPI-CODES: A11-C01; A12-E07C; L04-C17A; L04-F02;

EPI-CODES: U11-E01C;

ENHANCED-POLYMER-INDEXING:

Polymer Index [1.1]

017 ; P0000

Polymer Index [1.2]

017 ; ND01 ; Q9999 Q7476 Q7330 ; Q9999 Q7454 Q7330 ; N9999

N5721*R

; N9999 N6246

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C1995-032517 Non-CPI Secondary Accession Numbers: N1995-056713 (19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出關公開番号

特開平6-349893

(43)公開日 平成6年(1994)12月22日

| (51) Int.CL ⁵ | 識別記号 | 内整理番号 | ΡI | | | 技術表示箇所 |
|--------------------------|---------------|----------------------------|---------|---------------------------------------|---------|--------|
| H01L 21/60 21/52 | | 918–4M 376–4M 617–4M | | | | |
| 21/56 | | 168–4M | H01L | 21/ 92 | F | |
| | | 617-4M | | 23/ 30 | В | |
| | | | 未請求請求功 | · · | (全 5 頁) | 最終頁に続く |
| (21)出願番号 | 特膜平5-154601 | | (71)出題人 | 000001960 シチズン時計 | 株式会社 | |
| (22)出顧日 | 平成5年(1993)6月2 | 日 | | 東京都新宿区 | 西新宿2丁目: | 1番1号 |
| | | | (72)発明者 | | | |
| | | | | 東京都田無市本町6丁目1番12号 シチズ ン時計株式会社田無製造所内 | | |
| | | | | | | |
| | | | | | | |
| | | | | | , | |
| | | | | | | |
| | | | | | | |
| | | | | | | |


(54) 【発明の名称】 フリップチップ接続半導体パッケージ

(57)【要約】

【目的】 フリップチップ接続半導体パッケージのパッケージサイズの小型化、放熱効率及び電気特性の向上、コスト低減。

【構成】 プリント回路基板1の上面側にICチップ3をフリップチップ4でボンデングし、更に封止樹脂5でサイドボッティングにより樹脂封止し、プリント回路基板1の下面側に、前記フリップチップ4の融点より低い融点の半田ボール6を配置して加熱することにより、フリップチップ4が溶けることなく、マザーボード接続用の半田バンプ7を形成する。

【効果】 電気的接続の信頼性及び熱の発散効率向上、 小型の半導体パッケージを安価にすることが可能となる。



1

【特許請求の範囲】

【請求項1】 プリント回路基板の上面側にICチップ をフリップチップでボンデングし、該ICチップの上面 側を露出した状態で、前記ポンデングされたICチップ とプリント回路基板との間隙をサイドボッティングによ り一体的に樹脂封止し、前記プリント回路基板の下面側 の所定位置に、前記フリップチップの融点より低い融点 よりなる半田ボールを配置して加熱することにより、マ ザーボード接続用の半田バンプを形成することを特徴と するフリップチップ接続半導体パッケージ。

【請求項2】 樹脂領域が前記サイドボッティングによ り一体的に樹脂封止された I Cチップの上面側の周辺部 から、前記プリント回路基板の側面を覆う如くトランス ファーモールドすることにより、前記ICチップの上面 側に開口部を設けることを特徴とする請求項1記載のフ リップチップ接続半導体パッケージ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置のパッケージ に関するもので、更に詳しくはワイヤボンドのないフリ 20 ップチップ接続半導体パッケージに関するものである。 [0002]

【従来の技術】近年、集積回路の発展はめざましく、生 産量の増加、価格の低下により使用される分野は、非常 に高い信頼度が要求される宇宙通信、超大型コンピュー 夕はもとより、家庭電化製品に至るまで拡がっている。 【0003】そこで、従来より集積回路を収容するパッ ケージが備えるべき基本的条件として、内部素子をいろ いろな外部条件から保護できること、内部で発生する熱 を効率よく発散させること、取扱が容易であること及び 30 パッケージそのものが安価であること、などである。

【0004】これらの条件を満足するように製造された パッケージとして、従来からリード線を外部に引き出す ものとして、いくつかのタイプがあるが、トランジスタ ・タイプ・パッケージはリード線の数が3~12本の回 路に限られ、リード線の配列が円形なのでプリント板の 配線の効率が悪い。また、フラット・タイプ・パッケー ジはリード線の数は最高14本で装置は小型化できる が、熱放散が悪く、取扱いに少々難点がある。更に、イ ンライン・タイプ・パッケージはリード線は14本程度 40 であり、リードの強さもあるので自動挿入も可能である が、前記他のパッケージより高値であった。

【0005】従って、リード線を外部に引き出す上記タ イプのパッケージでは、パッケージの実装面積を大きく しない限り、リード線の数を多くするのに限度があっ た。そこで、端子数を増加させて、したも小型に実装す るパッケージとして、一般に、パット・アレイ・キャリ ア (PAC) または、ボール・グリッド・アレイ (BG A)と称する半導体パッケージが開発された。

AC) の半導体パッケージとして、米国特許第5, 15 3,385号に、トランスファーモールドされるリード **線のない半導体パッケージに関する技術が開示されてい** る.

2

【0007】そこで、図3を用いて、上記米国特許第 5, 153, 385号に記載されているトランスファー モールド半導体パッケージについてその概要を説明す る。図3において、プリント回路基板30に、ランナー 及びワイヤ・ボンド・パッドからなる金属パターン31 10 が形成されている。一般に銀を充填したエポシキ樹脂に よって、半導体装置32を前記プリント回路基板30に 取り付ける。前記半導体装置32の個々の回路の電気的 相互接続は、ワイヤボンド33によってプリント回路基 板30に行う。次に前記プリント回路基板30、半導体 装置32及びワイヤボンド33の全露出面をポリイミド 樹脂などのポリマー樹脂34でコーティングを施して硬 化させた後、このアセンブリをトランスファー成形機に 入れて、封止樹脂35で前記半導体装置32、ワイヤボ ンド33及びプリント回路基板30の上面側をモールド することにより、半導体装置32の遮光及び保護を行う ものである。更に前記プリント回路基板30の上面側及 び下面側に形成されているパターンはスルーホール36 を介して導通されている。また、前記プリント回路基板 30の下面側には、複数の半田付け可能な表面37が形 成され、この半田付け可能な表面37は一般にプリント 回路基板30の下面側に描かれたパッドであり、半田付 け可能な表面37には半田パッド38が形成される。こ の半田パッド38は図示されていないマザーボードのパ ターンと導通される。以上によりトランスファー成形パ ッド・アレイ・キャリア (PAC) 39が完成される。 【0008】上記したトランスファー成形PAC39 は、前記プリント回路基板30の下面側にマトリックス 状に多数の端子が小面積の中に配列され、コンピュータ のマイコンとかメモリーの実装に好適であり、リードフ レームが不要のためコストが安いなどのメリットはある が、前記した如く、熱硬化樹脂によりトランスファーモ ールドで半導体装置32の全面を覆っているので、半導 体装置32そのものの発熱に対して、半導体装置32が 直接空気に触れていないので、樹脂を伝わるか、前記プ リント回路基板のパターンを伝わって間接的に放熱する のみで、半導体装置32が発生する熱を効率よく発散さ せることができない。

【0009】そこで、上記問題を改良する従来技術とし て、特開平1-244652号公報に、樹脂封止型ピン グリッドアレイ(PGA)の放熱構造に関する技術が開 示されている。その概要を説明する。

【0010】図4は、特開平1-244652号公報に 開示されている樹脂封止型PGAの断面図で、プリント 回路基板40は、下面側に複数のコンタクトピン41を 【0006】 先ず、上記パット・アレイ・キャリア(P 50 有し、上面側にICチップ42をワイヤボンド43でボ 3

ンデングし、前記 I Cチップ42の位置に対応して、下 面凸形状を有する熱伝導性のよい金属製(例えば、アル ミ板)の放熱板44を、前記ICチップ42に接近させ て射出成形により一体的に封止樹脂45によりモールド して、樹脂封止型PGA46を完成させる技術が開示さ れている.

[0011]

【発明が解決しようとする課題】しかしながら、前述し たトランスファー成形PAC及び樹脂封止型PGAの半 導体パッケージには、それぞれ次のような問題点があ る。即ち、トランスファーモールドによりワイヤボンド の高さに相応してパッケージの厚みが厚くなり、放熱効 率が悪いこと。更に放熱板を一体成形することにより厚 みが増してパッケージサイズが大きくなると同時に、ま たアルミ板等の放熱板を使用するためコストアップにな ること。また、ICチップとプリント回路基板のパター ンをワイヤボンドすることは一般的であるが、前記IC チップとパターンとの距離をワイヤで接続することによ り、電気特性を悪くする等の多くの問題があった。

のであり、その目的は、更にICチップのハイスピード 化に対応して、パッケージサイズが小さくて、放熱効率 が良く、電気特性が優れて、更に安価な半導体パッケー ジを提供するものである。

[0013]

【課題を解決するための手段】上記目的を達成するため に、本発明におけるフリップチップ接続半導体パッケー ジの構成は、プリント回路基板の上面側にICチップを フリップチップでボンデングし、該ICチップの上面側 を露出した状態で、前記ポンデングされたICチップと 30 プリント回路基板との間隙をサイドポッティングにより 一体的に樹脂封止し、前記プリント回路基板の下面側の 所定位置に、前記フリップチップの融点より低い融点よ りなる半田ボールを配置して加熱することにより、マザ ーボード接続用の半田バンプを形成することを特徴とす るものである。

【0014】更に、樹脂領域が前記サイドボッティング により一体的に樹脂封止された I Cチップの上面側の周 辺部から、前記プリント回路基板の側面を覆う如くトラ ンスファーモールドすることにより、前記 I Cチップの 40 上面側に開口部を設けることを特徴とするものである。 [0015]

【作用】従って、本発明により得られるフリップチップ 接続半導体パッケージにおいて、プリント回路基板の上 面側にICチップをフリップチップでポンデングし、I Cチップの上面側を露出した状態で、ICチップとプリ ント回路基板とをサイドボッティングにより一体的に樹 脂封止し、プリント回路基板の下面側に、前記フリップ チップの融点より低い融点よりなる半田ボールを配置し て加熱することにより、ICチップ用のフリップチップ 50 ップチップ接続半導体パッケージの断面図である。図2

が溶けることなく、マザーボード接続用の半田バンプを 形成することができる。また、樹脂領域がサイドボッテ ィングにより一体的に樹脂封止された I Cチップの上面 側の周辺部から、プリント回路基板の側面を覆う如くト ランスファーモールドすることにより、ICチップの上 面側に開口部が形成され、ICチップが直接空気に触れ ることができ、更に、サイドポッティングとトランスフ ァーモールドの2体成形構造になるので、固定力及び接 **続の信頼性を高めることが可能である。従って、電気特**

10 性、信頼性及び熱放散性の良い構造の半導体パッケージ

4

が得られる。 [0016]

【実施例】以下図面に基づいて好適な実施例を説明す る。図1は本発明の一実施例で、フリップチップ接続半 導体パッケージの製造工程を示す断面図である。 図1 (a) は所定のスルーホール2及び図示しないパターニ ングが施されたプリント回路基板1である。図1 (b) で、前記プリント回路基板1の上面側にICチップ3を フリップチップ4でボンデングする。 図1 (c)で、I 【0012】本発明は上記従来の課題に鑑みなされたも 20 Cチップ3の上面側を露出した状態で、前記ICチップ 3と前記プリント回路基板1との間隙を封止樹脂5でサ イドボッティングにより一体的に樹脂封止することによ り、前記ICチップ3は前記プリント回路基板1に固定 される。

> 【0017】次に、図1 (d)は、前記プリント回路基 板1の下面側に形成されたパッド位置に、前記フリップ チップ4の融点より低い融点よりなる半田ボール6を図 示しないマスク部材を用いて配置する。本実施例におけ る半田組成は、例えば、フリップチップ4はPb:90 %, Sn: 10%、融点250° Cで、半田ボール6は Pb:40%, Sn:60%、融点180°Cで、それ ぞれ融点の異なる半田が使用されている。

> 【0018】更に、図1 (e)では、前記図1 (d)で 得られたアセンブリを180°C以上、200°C以下 の温度で、加熱炉中で加熱することにより、前記フリッ プチップ4の融点が半田ボール6の融点より高いため、 ICチップ用のフリップチップ4は溶けることなく、マ ザーボード接続用の半田バンプ7を形成することが可能 である.以上により、フリップチップ接続半導体パッケ ージ8が完成される。

> 【0019】従って、プリント回路基板1の下面側には 多数の半田バンプ7がマトリックス状に配列され、ワイ ヤボンドが不要でフリップチップボンデングのため電気 特性が向上すると同時に、サイドポッティングにより実 装高さが低くなり、前記ICチップ3の遮光が不要でI Cチップ3の露出面が直接空気に触れているので、IC チップ3が発生する熱を効率良く発散させることが可能 である。

> 【0020】次に、図2は本発明の他の実施例で、フリ

は、図1で得られたフリップチップ接続半導体パッケー ジ8において、更に樹脂領域がサイドボッティングによ り一体的に樹脂封止された I Cチップ3の上面側の周辺 部から、プリント回路基板1の側面を覆う如く封止樹脂 20でトランスファーモールドすることにより、ICチ ップ3の上面側に開口部21が形成されて、フリップチ ップ接続半導体パッケージ22が完成される。

【0021】従って、ICチップ3の上面が開口部21 を介して直接空気に触れることができ、熱の放散性がよ く、更にサイドポッティングとトランスファーモールド 10 の2体成形構造になるので、固定力及び接続の信頼性を 高めることが可能である。

【0022】上述の如く、本実施例の特徴とするところ は、フリップチップ接続半導体パッケージの構成は、プ リント回路基板の上面側にICチップをフリップチップ でポンデングし、ICチップの上面側を露出した状態 で、ICチップとプリント回路基板とをサイドボッティ ングにより一体的に樹脂封止し、前記プリント回路基板 の下面側の所定位置に、前記フリップチップの融点より 低い融点よりなる半田ボールを配置して加熱することに 20 より、フリップチップが溶けることなく、マザーボード 接続用の半田バンプを形成することを特徴とするもので ある。更に、樹脂領域が前記サイドボッティングにより 一体的に樹脂封止された I Cチップの上面側の周辺部か ら、前記プリント回路基板の側面を覆う如くトランスフ ァーモールドすることにより2体成形構造になり、前記 ICチップの上面側に開口部を設けることを特徴とする ものである。

[0023]

【発明の効果】以上説明したように、本発明によれば、 30 22 フリップチップ接続半導体パッケージ

プリント回路基板上面側にICチップをフリップチップ 接続し、下面側にマザーボード接続用の半田バンプを形 成すること、更に、ICチップの上面に開口部を残しト ランスファーモールドによる2体成形構造にすることに より、ワイヤボンドが不要でパッケージサイズが小さ く、電気特性が良く、特に熱放散性の優れた、安価なパ ット・アレイ・キャリア (PAC) または、ボール・グ リッド・アレイ (BGA) の半導体パッケージを提供す ることができる。

【図面の簡単な説明】

【図1】本発明の一実施例に係わるフリップチップ接続 半導体パッケージの製造工程を示す断面図。

【図2】本発明の他の実施例に係わるフリップチップ接 **続半導体パッケージの断面図。**


【図3】従来のトランスファー成形半導体装置の断面

【図4】従来の樹脂封止型ピングリッドアレイの断面 図.


【符号の説明】

- 1 プリント回路基板
 - 2 スルーホール
 - 3 ICチップ
 - 4 フリップチップ
 - 5 封止樹脂
 - 6 半田ボール
 - 7 半田バンプ
 - 8 フリップチップ接続半導体パッケージ
 - 20 封止樹脂
 - 21 開口部


【図2】




【図3】



【図4】



【図1】



フロントページの続き

(51) Int. Cl.⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

HO1L 21/321

23/28

23/29 23/31 J 8617-4M